Detalhes sobre as CPUs EPYC Turin de próxima geração da AMD baseadas na arquitetura Zen 5 foram revelados por ExecutableFix & Greymon55. Os detalhes falam sobre a próxima geração de EPYC TDPs e contagens de núcleo que podemos esperar dos primeiros chips de servidor alimentados pela nova arquitetura Zen.
CPUs de servidor AMD EPYC Turin baseadas na arquitetura Zen devem ter até 256 núcleos e TDPs de 600 W
A família AMD EPYC de 5ª geração, codinome Turin, substituirá a linha Genoa , mas será compatível com a plataforma SP5. A linha de chips Turin poderia utilizar designs de embalagem como nunca vimos antes. As CPUs Turin serão uma evolução dos designs Chiplet 3D empilhados que veremos nas CPUs EPYC Milan-X ainda este ano. Considerando que o Turin será lançado anos depois, pode-se teorizar que esses chips EPYC terão várias pilhas CCD e Cache no topo da matriz base.
As CPUs AMD Genoa apresentam até 96 núcleos e Bergamo , que é a evolução para Genoa na mesma arquitetura Zen 4, trará contagens de núcleos ainda maiores de 128 núcleos. Com Turin, há rumores de que provavelmente poderíamos ver a interface PCIe Gen 6.0 e até 256 núcleos em um único chip ou até mais se a AMD optar por chiplets X3D empilhados.
Afirma-se que as CPUs EPYC Turin virão em duas configurações, uma variante de 192 núcleos e 384 threads e uma variante de 256 núcleos e 512 threads. Será interessante ver como a AMD configura 2x os núcleos sobre Bergamo e Genoa no mesmo soquete SP5. Existem duas maneiras pelas quais a AMD pode conseguir isso. A primeira é oferecer o dobro do número de núcleos por CCD. Atualmente, os CCDs AMD Zen 3 e Zen 4 possuem 8 núcleos por CCD. Com 16 núcleos por CCD, você pode definitivamente ir até 192 e 256 núcleos em configurações de 12 CCD e 16 CCD.
O ZEN5 EPYC também deve ter duas configurações. 192C 384T 256C 512T
— Greymon55 (@greymon55) 28 de outubro de 2021
Em um boato anterior, o MLID revelou um novo layout de pacote com até 16 CCDs no soquete SP5. A segunda opção para AMD, que é menos provável, mas também possível, seria empilhar o CCD sobre o CCD. A AMD poderia fazer isso para as partes do núcleo 192 e 256. Isso significa que cada CCD reterá 8 núcleos, mas ter dois CCDs empilhados um sobre o outro resultará em 16 núcleos por CCD-Stack.
Quanto aos TDPs, ter o dobro dos núcleos, mesmo em um novo nó de processo (TSMC 3nm), será bastante pesado para o orçamento de energia. É relatado que o EPYC Turin terá um TDP máximo configurável de até 600W. As próximas CPUs EPYC Genoa com 96 núcleos apresentarão cTDPs de até 400 W, enquanto o soquete SP5 tem um consumo de energia de pico de até 700 W. Isso é muito próximo a essa figura.
O vazamento da plataforma AMD EPYC Genoa e SP5 da Gigabyte já confirmou várias informações sobre as plataformas de próxima geração. O soquete LGA 6096 contará com 6.096 pinos dispostos no formato LGA (Land Grid Array). Este será de longe o maior soquete que a AMD já projetou com 2.002 pinos a mais do que o soquete LGA 4094 existente. Já listamos o tamanho e as dimensões deste soquete acima, então vamos falar de suas classificações de potência. Parece que a potência de pico do soquete LGA 6096 SP5 será avaliada em até 700 W, que durará apenas 1 ms, a potência de pico em 10 ms é avaliada em 440 W, enquanto a potência de pico com PCC é avaliada em 600 W. Se o cTDP for excedido, os chips EPYC apresentados no soquete SP5 retornarão a esses limites em 30ms.
1/2 _ _
Além disso, um slide vazado da AMD também confirma que futuros EPYC SOCs apresentarão velocidades de pinos DDR5 mais altas de até 6000-6400 Mbps. Provavelmente, isso pode estar se referindo a Torino ou Bérgamo, pois são os que sucedem Gênova. Espera-se que a linha EPYC Turin seja lançada por volta de 2024-2025 e será confrontada com a futura plataforma Diamond Rapids Xeon da Intel .
